# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-144633

(43) Date of publication of application: 25.05.2001

(51)Int.Cl.

H03M 13/41 G06F 11/10 G11B 20/10 G11B 20/18

(21)Application number: 11-325364

16.11.1999

(71)Applicant: HITACHI LTD

(72)Inventor: HIRAI TATSUYA

NISHITANI TAKUJI

YAMAKAWA HIDEYUKI

NARA TAKASHI IDE HIROSHI


# (54) VITERBI DETECTOR, SIGNAL PROCESSING CIRCUIT, RECORDING AND REPRODUCING DEVICE AND INFORMATION PROCESSING SYSTEM

(57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To reduce power consumption.

SOLUTION: In the case that likelihood calculation is executed on the basis of the Viterbi algorithm, a decoded value series is estimated and they are stored in path memories (630-633), a convergence discriminator (660) discriminates whether an alive path is converged on the basis of the values stored in each stage of the path memories (630-633). When the discriminator (660) discriminates that the alive path has converged, the discriminator (660) stops the operation of the path memories (630-633) that store information prior to the point of time of convergence except one path memory (630) that is selected optionally (but fixedly). Then the discriminator (660) outputs the output of the path memory (630) whose operation has not been stopped as a decoding result. Since the operation of the path memories whose alive path has converged is stopped, the power consumption can be reduced.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-144633 (P2001-144633A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int.Cl.7	•	識別記号	FΙ		Ť	-7]-ド(参考)
нозм	13/41		H03M	13/41		5B001
G06F	11/10	330	G06F	11/10	330N	5D044
G11B	20/10	3 2 1	G 1 1 B	20/10	3 2 1 A	5 J O 6 5
	20/18	5 4 4		20/18	5 4 4 A	

		審査請求	未請求 請求項の数5 OL (全 16 頁)
(21)出願番号	特願平11-325364	(71)出顧人	000005108 株式会社日立製作所
(22)出顧日	平成11年11月16日(1999.11.16)		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	平井 違哉
•			神奈川県川崎市麻生区王禅寺1099番地 株
			式会社日立製作所システム開発研究所内
		(72)発明者	西谷 卓史
			神奈川県川崎市麻生区王禅寺1099番地 株
			式会社日立製作所システム開発研究所内
	•	(74)代理人	100095511
			弁理士 有近 紳志郎
		ŀ	最終頁に続く


#### ビタビ検出器、信号処理回路、記録再生装置および情報処理システム (54) 【発明の名称】

## (57)【要約】

【課題】 消費電力を削減する。

【解決手段】 ビタビアルゴリズムに基づいて尤度計算 を実行し、復号値系列を推定し、それらをパスメモリ (630~633) に格納する際、パスメモリ (630 ~633) の各段に保持している値から生き残りパスが 収束しているか否か収束判定器(660)で判定し、収 束していると判定した場合は、収束している時点より以 前の情報を格納するパスメモリ(630~633)のう ち、任意に(ただし固定的に)選んだ1つのパスメモリ (630)を除いて動作を止める。そして、その動作を 止めなかったパスメモリ(630)の出力を、復号結果 として出力する。

【効果】 生き残りパスが収束しているパスメモリの動 作を止めるので、消費電力を削減できる。



#### 【特許請求の範囲】

【請求項1】 離散時刻系において時刻 t (但し、t は 2以上の自然数)での符号値と時刻 (t-1)での状態とにより時刻 t での状態が定まるN個 (Nは2以上の自然数)の状態を有し、各々の状態は1ビットまたは複数ビットで表現されるような系であって、時刻 (t-1)における状態から時刻 t における状態への状態遷移によって時刻 t における復号値が定まる特性を有する符号を対象とし、符号値系列に対して誤差が重畳されている入力値系列より復号値系列を定めるビタビ検出器であって、N個の各状態に対応して各々設けられた複数の生き残りパス算出手段と、複数のパスメモリとを有し、

1

前記各生き残りパス算出手段は、n番目の状態があることを前提として、当該前提としたn番目の状態に至る複数の状態遷移の経路のうち最も確からしい状態遷移の経路を、各状態遷移の経路をもたらす符号値系列と入力値系列との相違に基づいて、n番目の状態へ至る生き残りパスとして推定し、それと共に推定した生き残りパスの確からしさをパスメトリックとして算出し、

前記各パスメモリは、時刻 t における生き残りパスを推定した際に、当該推定された生き残りパスにより定まる時刻 t における復号値と、当該パスメモリもしくは他のパスメモリに格納されている(t-1)番目から(t-k)

(但し、kは2以上の整数)番目の復号値よりなる復号値系列を組み合わせて、当該推定された生き残りパスにより定まる時刻 t から時刻 (t-k)の復号値よりなる復号値系列を生成し、

生成した復号値系列中の時刻 t から時刻 (t-k+1) 番目 の復号値よりなる復号値系列を格納する際に、全てのパスメモリが保持している値から生き残りパスが収束していることかどうかを判定し、生き残りパスが収束していると判定された場合は、収束している時点より以前の情報を格納するパスメモリのうち、任意に(ただし固定的に)選んだ1つのパスメモリを除いて動作を止め、生き残りパスが収束していないと判定された場合は、全てのパスメモリを動かし続け、

その際に、生き残りパスの収束状態を格納するレジスタ を設け、そこに収束状態を各時刻毎に書き込み、

各パスメモリが出力する各時刻(t-k)における復号値 のうち、前記動作を止めなかったパスメモリの出力を復 号結果として出力することを特徴とするビタビ検出器。

【請求項2】 請求項1に記載のビタビ検出器において、各々の状態において複数のパスメモリから1つのパスメモリを選択する機能をもつセレクタを有し、時刻(t-k)における収束状態を格納しているレジスタが、生き残りパスが未収束であることを示していた場合に、各生き残りパス算出手段が算出した各パスメトリックのうち最も確からしいことを表すパスメトリックが算出さ

れた生き残りパスに対応する復号値系列中時刻(t-k)

における復号値を、各パスメモリが出力する時刻(t-

k) の復号値のうちから選択して、ビタビ検出器の復号 結果として出力することを特徴とするビタビ検出器。

【請求項3】 請求項1または請求項2に記載のビタビ 検出器を備えた信号処理回路であって、入力信号に重畳 された高域ノイズを除去するアナログフィルタと、その アナログフィルタの出力信号をアナログ・ディジタル変 換するアナログ・ディジタル変換器と、ディジタル変換 された信号を予め定めた等化特性によって等化させる波 形等化器とを備え、当該波形等化器の出力系列を前記ビ りを受けるとなるというのである。 10 タビ検出器の入力系列とすることを特徴とする信号処理 回路。

【請求項4】 請求項3に記載の信号処理回路を備えた 記録再生装置であって、

信号を記録する記録媒体と、当該記録媒体に記録された 信号を読み出すヘッド部とを備え、該ヘッド部で読み出 した記録信号を前記アナログフィルタの入力信号とする ことを特徴とする記録再生装置。

【請求項5】 請求項4に記載の記録再生装置と、当該 記録再生装置に接続し、当該記録再生装置を外部記憶装 の 置として利用する情報処理装置とを備えたことを特徴と する情報処理システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ビタビ検出器、信号処理回路、記録再生装置および情報処理システムに関し、さらに詳しくは、消費電力を削減することができるビタビ検出器、信号処理回路、記録再生装置および情報処理システムに関する。

[0002]

【従来の技術】磁気記録再生装置(例えば、磁気ディスク装置、磁気テープ装置)や、光もしくは光磁気記録再生装置(例えば、光ディスク装置、光磁気ディスク装置)において、PR(Partial Response:パーシャルレスポンス)方式によって波形等化を行い、データの検出をML(Maximum Likelihood:最尤)復号方式によって行うPRML方式が実用化されている。このPRML方式は、符号間干渉(隣接している記録ビットに対応する再生信号の干渉)を積極的に利用して、最も確からしいデータ系列を復号データとする復号方法である。このようなPRML方式によれば、信号チャネルの帯域を制限することで、低いS/N比の再生波形に対しても検出精度を高めることができ、これにより、記録密度を向上させることが出来る。

【0003】PR方式には、どのような符号間干渉を与えるかによって、いくつかの種類がある。例えば、磁気ディスク装置では、帯域通過型の特性をもつPR方式がよく用いられる。最近では、更に帯域周波数を低くするEPR (Extended EPR) 方式などが注目されている。

(0004) EPR方式の伝達関数は、G(D)= (1-

 $D^2$ ) (1+D) と表現される。ここで、Dは、遅延演算子を表している。符号干渉の長さ(拘束長)Lは "3"となる。EEPR方式の伝達関数は、 $G(D)=(1-D^2)$  (1+D) <sup>2</sup>と表現される。符号干渉の長さ(拘束長)Lは "4"となる。

【0005】記録データが2値の磁気記録再生系では、2<sup>L</sup>個の異なる符号間干渉の仕方すなわち状態が存在する。このため、EPR方式を用いるシステムのビタビ検出器では8状態を扱うことになる。また、EEPR方式を用いるシステムのビタビ検出器では16状態を扱うことになる。EPR方式やEEPR方式を用いると、最も基本的なPR方式に比べて、ビタビ検出器の構成は複雑となるが、データ検出精度を改善できる。

【0006】PR方式で波形等化された信号は、前後の信号との相関をもつようになる。このような信号列に対し、振幅の相関による信号の特性を活用して、ビタビ検出器は、最も確からしい値を推定して復号を行う。

【0007】図12に、従来のビタビ検出器を備えた磁気ディスク装置の信号系統モデルを示す。この磁気ディスク装置120は、プリコーダ101と、R/Wアンプ110と、磁気ディスク411と、ヘッドの再生特性を表した(1-D)演算器102と、アナログフィルタ103と、A/D変換器104と、波形等化器105と、ビタビ検出器106とから構成される。前記(1-D)演算器102の出力には、雑音が重畳されている。

【0008】入力データは、プリコーダ101において"1/(1-D²) modulo 2"演算によりプリコーディングされ、R/Wアンプ110を通して、磁気ディスク411に記録される。再生信号は、信号に重畳された高域雑音を除去するアナログフィルタ103および所定時間間隔ごとにアナログ/ディジタル変換を行うA/D変換器104を通り、波形等化器105で等化される。等化されたデータは、ビタビ検出器106で入力信号系列へ復号される。

【0009】図13に、EPR伝送路のトレリス線図を 示す。EPRMLを行う場合、符号間干渉の組み合わせ (状態) は、So~S7の8状態となる。時刻(t-1)に おける各状態 Si(t-1)の点から出る枝(ブランチ)は、 上側の枝が入力値"0"のときに遷移する方向を示し、 下側の枝が入力値"1"のときに遷移する方向を示す。 時刻 t における各状態  $S_i$  の点の右側に x 1/z 1, x2/z2の形で書かれているx1の値は、各状態に向か う上側の枝にふられた、ビタビ検出器106の出力値 (チャネルへの入力値) である。また、z1の値は、各 状態に向かう上側の枝にふられた、尤度計算実行時に比 較対象となる目標値である。また、x2の値は、各状態 に向かう下側の枝にふられた、ビタビ検出器106の出 力値である。また、z2の値は、各状態に向かう下側の 枝にふられた、尤度計算実行時に比較対象となる目標値 である。例えば、時刻(t-1)における状態がSoであっ た場合に、枝は $S_0$ または $S_1$ に向かい。時刻 t の再生系の入力値が"0"であるときには、上側の枝を遷移し、時刻 t の状態は $S_0$ となり、ビタビ検出器 1 0 6 の出力値(復号結果)は"0"となる。

【0010】もし、再生信号に雑音がなければ、波形等化された再生信号y(t)より、ユークリッド距離(y(t)-z(t)) $^2$ =0に従って、目標値z(t)(再生信号が本来表している入力値)を一意に定めることができる。しかし、実際には再生信号y(t)には雑音n(t)が含まれるので、y(t)=z(t)+n(t)となる。雑音の付加された信号y(t)に対して、ビタビ検出器106は、ユークリッド距離(y(t)-z(t)) $^2$ の和を最小にする目標値z(t)の列を再生信号y(t)の列が表しているものと推定する最尤復号を行う。

【0011】次に、ビタビ検出器106について説明する。ここでは、EPRMLを例にとって説明する。図14に、ビタビ検出器106の概略構成図を示す。ビタビ検出器106は、ブランチメトリック計算回路301およびACS(Add-Compare-Select:加算比較選択)回路310~313から成るACS部320と、パスメモリ330~333から成るパスメモリ部321とから構成される。ACS回路310~313は、各状態Sに対応して設けられる。パスメモリ330~33は、各状態Sに対応して設けられる。各パスメモリ330~333は、シフトレジスタによって構成されている。

【0012】ブランチメトリック計算回路301は、時刻 tにおいて、ビタビ検出器106に再生信号y(t)が入力されると、図2のトレリス線図の各枝に対応した目標値z(t)と再生信号値y(t)とのユークリッド距離を計算し、対応するACS回路310~313に送る。例えば、図13で状態 $S_0$ に向かう枝は、状態 $S_0$ からと状態 $S_4$ からの2つあり、各々の目標値z1, z2は

"0", "-1"である。この場合、再生信号y(t)と目標値z1とのユークリッド距離および再生信号y(t)と目標値z2とのユークリッド距離をそれぞれ求め、その結果を状態 $S_0$ に対応する $ACS_0$ 回路310に送る。上記のような、状態 $S_j(t-1)$ から $S_i(t)$ に向かう枝に対応する目標値z(t)と再生信号y(t)のユークリッド距離を、その枝の時刻tのブランチメトリックと呼び、 $B_{ji}$ 40 (t)と表す。

【0013】 i 番目のACS<sub>i</sub>回路312は、現在の状態が $S_i$ であることを前提として、状態 $S_i$ に至るパスの中で最も確からしいパスの「確からしさ」を算出し管理する。この「確からしさ」をパスメトリックと呼び、 $M_i(t)$ と表す。

【0014】 すなわち、ブランチメトリック計算回路 30 1 からブランチメトリック  $B_{ji}(t)$  を受け取った AC  $S_{i}$ 回路 312は、時刻 t の状態が  $S_{i}$ であることを前提として、時刻 t に $S_{i}$ に至る 2 つの枝のうち、どちらの 50 枝を通る方が確からしいかを推定する。例えば、 $S_{i}$ に

(4)

6

対して、Siから向かう枝とSkから向かう枝が存在する とする。このとき、ACSi回路312には、ブランチ メトリック計算回路301から、ブランチメトリックB ii(t)とBki(t)とが送られる。ブランチメトリックBji (t)とBki(t)とを受信したACSi回路312は、Sjか らSiに向かう枝としてACSi回路が時刻(t-1)に算出 したパスメトリック $M_j(t-1)$ と、 $S_j$ から $S_i$ に向かう枝 のブランチメトリックBji(t)とを加算してパスメトリ ックM1を算出する。同様に、SkからSiに向かう枝と してACSk回路が時刻(t-1)に算出したパスメトリッ クMk(t-1)と、SkからSiに向かう枝のブランチメトリ ックBki(t)とを加算してパスメトリックM2を算出す る。このようにして求めたパスメトリックM1, M2の うちから最も小さいものをパスメトリックMi(t)として 選択する。これにより、時刻tの時に状態Siに至るパ スのうち、最も確からしいパスのパスメトリックMi(t) を求める。このとき、各状態において選ばれた「生き残 りパス」(枝)に対応する出力値を、パスメモリ330 ~333にそれぞれ出力する。この際、生き残りパス中 の時刻 (t-1) の状態も、パスメモリ330~331に 通知する。

【0015】i番目のパスメモリ332は、現在の状態

がS;であることを前提として、状態S;に至るパスのう ち最も確からしいパスに対応する出力値の列を記憶す る。すなわち、ACS<sub>i</sub>回路312から時刻(t-1)の状 態の通知が送られると、まず、シフトレジスタの内容 を、通知された時刻 (t-1) の状態に対応するシフトレ ジスタの時刻 (t-1) の内容で書き換える。そして、シ フトレジスタの内容を1ビットシフトし、最前段の1ビ ットを出力すると共に、これによって空いたシフトレジ スタの最後段に、ACSi回路312から送られた出力 値を格納する。この結果得られたシフトレジスタの内容 が、時刻 t におけるシフトレジスタの内容となる。この 動作を各時刻において実行することにより、シフトレジ スタにはACSi回路312が推定した生き残りパスに 対応する出力値列が時系列順に格納されることになる。 【0016】ここで、各パスメモリ330~33を構 成するシフトレジスタのビット数が充分に大きければ (通常、拘束長の4~5倍の長さ)、それぞれのパスメ モリから出力される出力値は同じ値となる。これは、前 述した各ACS回路310~313の生き残りパスの推 定動作によって、ACS回路310~313で推定され たそれぞれの状態における生き残りパスの情報が、過去 であればあるほど同じ内容に収束していくことが期待で きることによる。この場合、ビタビ検出器106は、ど のパスメモリの内容を選択しても、同じ値を出力するこ

【0017】ビタビ検出器の出力として、あらかじめ設 定しておいた特定のパスメモリの最前段から取り出す方

とになる。

に開示されている。しかし、この場合、全ての状態が保 有している生き残りパスが必ず一意に収束している必要 があるため、十分な長さをもつパスメモリを保有する必 要があり、ハードウェアの増大および消費電力の増大を 招く。

【0018】そこで、ハードウェアの増大および消費電 力の増大を避けるために、各時刻毎にパスメトリックが 最も小さくなる状態に対応するパスメモリの内容を選択 して出力する方法が特開平11-103258号公報に 10 開示されている。

#### [0019]

【発明が解決しようとする課題】従来のビタビ検出器で は、パスメモリは全ての時刻において動作しており、常 に電力を消費している問題点がある。そこで、本発明の 目的は、パスメモリが消費する電力を削減できるビタビ 検出器、信号処理回路、記録再生装置および情報処理シ ステムを提供することにある。

#### [0020]

【課題を解決するための手段】第1の観点では、本発明 20 は、離散時刻系において時刻 t (但し、t は2以上の自 然数) での符号値と時刻(t-1) での状態とにより時刻 tでの状態が定まるN個(Nは2以上の自然数)の状態 を有し、各々の状態は1ビットまたは複数ビットで表現 されるような系であって、時刻 (t-1) における状態か ら時刻 t における状態への状態遷移によって時刻 t にお ける復号値が定まる特性を有する符号を対象とし、符号 値系列に対して誤差が重畳されている入力値系列より復 号値系列を定めるビタビ検出器であって、N個の各状態 に対応して各々設けられた複数の生き残りパス算出手段 と、複数のパスメモリとを有し、前記各生き残りパス算 出手段は、n番目の状態があることを前提として、当該 前提としたn番目の状態に至る複数の状態遷移の経路の うち最も確からしい状態遷移の経路を、各状態遷移の経 路をもたらす符号値系列と入力値系列との相違に基づい て、n番目の状態へ至る生き残りパスとして推定し、そ れと共に推定した生き残りパスの確からしさをパスメト リックとして算出し、前記各パスメモリは、時刻 t にお ける生き残りパスを推定した際に、当該推定された生き 残りパスにより定まる時刻tにおける復号値と、当該パ スメモリもしくは他のパスメモリに格納されている(t-1) 番目から (t-k) (但し、kは2以上の整数) 番目の 復号値よりなる復号値系列を組み合わせて、当該推定さ れた生き残りパスにより定まる時刻 t から時刻 (t-k) の復号値よりなる復号値系列を生成し、生成した復号値 系列中の時刻 t から時刻 (t-k+1) 番目の復号値よりな る復号値系列を格納する際に、全てのパスメモリが保持 している値から生き残りパスが収束していることかどう かを判定し、生き残りパスが収束していると判定された 場合は、収束している時点より以前の情報を格納するパ 式は、C.M. Riggleの米国特許第5,588,011号など 50 スメモリのうち、任意に(ただし固定的に)選んだ1つ

8 よるビタビ検出器を用いるため、ハードウェアおよび消 費電力を削減できる。

のパスメモリを除いて動作を止め、生き残りパスが収束 していないと判定された場合は、全てのパスメモリを動 かし続け、その際に、生き残りパスの収束状態を格納す るレジスタを設け、そこに収束状態を各時刻毎に書き込 み、各パスメモリが出力する各時刻(t-k)における復 号値のうち、前記動作を止めなかったパスメモリの出力 を復号結果として出力することを特徴とするビタビ検出 器を提供する。上記第1の観点によるビタビ検出器で は、ビタビアルゴリズムに基づいて尤度計算を実行し、 復号値系列を推定し、それらをパスメモリに格納する 際、パスメモリの各段において保持している値から生き 残りパスが収束していることかどうかを判定する。そし て、生き残りパスが収束していると判定した場合は、収 束している時点より以前の情報を格納するパスメモリの うち、任意に(ただし固定的に)選んだ1つのパスメモ リを除いて動作を止める。その際に、生き残りパスの収 東状態を格納するレジスタを別に設け、そこに収束状態 を各時刻毎に書き込む。そして、各パスメモリが出力す る各時刻における復号値のうち、前記動作を止めなかっ たパスメモリの出力を、復号結果として出力する。これ 20 により、従来のビタビ検出器と比べ、誤り発生率は同じ に保ちながら、パスメモリ動作において消費される電力 を削減することが出来る。

【0021】第2の観点では、本発明は、上記第1の観 点のビタビ検出器において、各々の状態において複数の パスメモリから1つのパスメモリを選択する機能をもつ セレクタを有し、時刻 (t-k) における収束状態を格納 しているレジスタが、生き残りパスが未収束であること を示していた場合に、各生き残りパス算出手段が算出し た各パスメトリックのうち最も確からしいことを表すパ スメトリックが算出された生き残りパスに対応する復号 値系列中時刻 (t-k) における復号値を、各パスメモリ が出力する時刻(t-k)の復号値のうちから選択して、 ビタビ検出器の復号結果として出力することを特徴とす るビタビ検出器を提供する。上記第2の観点によるビタ ビ検出器では、各時刻毎にパスメトリックが最も小さく なる状態に対応するパスメモリの内容を選択して出力す るため、いつも特定のパスメモリから選択してビタビ検 出器の出力を取り出す場合に比べて、パスメモリ長を短 くでき、ハードウェアおよび消費電力を削減できる。

【0022】第3の観点では、本発明は、上記第1また は第2の観点のビタビ検出器を備えた信号処理回路であ って、入力信号に重畳された高域ノイズを除去するアナ ログフィルタと、そのアナログフィルタの出力信号をア ナログ・ディジタル変換するアナログ・ディジタル変換 器と、ディジタル変換された信号を予め定めた等化特性 によって等化させる波形等化器とを備え、当該波形等化 器の出力系列を前記ビタビ検出器の入力系列とすること を特徴とする信号処理回路を提供する。上記第3の観点

【0023】第4の観点では、本発明は、上記第3の観 点の信号処理回路を備えた記録再生装置であって、信号 を記録する記録媒体と、当該記録媒体に記録された信号 を読み出すヘッド部とを備え、該ヘッド部で読み出した 記録信号を前記アナログフィルタの入力信号とすること を特徴とする記録再生装置を提供する。上記第4の観点 による記録再生装置では、上記第3の観点による信号処 10 理回路を用いるため、ハードウェアおよび消費電力を削 減できる。

【0024】第5の観点では、本発明は、上記第4の観 点の記録再生装置と、当該記録再生装置に接続し、当該 記録再生装置を外部記憶装置として利用する情報処理装 置とを備えたことを特徴とする情報処理システムを提供 する。上記第5の観点による情報処理システムでは、上 記第4の観点による記録再生装置を用いるため、ハード ウェアおよび消費電力を削減できる。

[0025]

【発明の実施の形態】以下、図を参照して本発明の実施 の形態を説明する。なお、これにより本発明が限定され るものではない。

【0026】-第1実施形態-

図1は、第1実施形態に係る磁気ディスク装置の要部構 成図である。この磁気ディスク装置400は、磁気ディ スク411と、R/Wアンプ410と、信号処理回路部 420とを具備して構成される。前記信号処理回路42 0は、エンコーダ401と、プリコーダ402と、アナ ログフィルタ403と、A/D変換器404と、波形等 化器405と、ビタビ検出器406と、"1+D modulo 2" 演算器 407と、デコーダ 408とにより構成され る。

【0027】信号処理回路部420への入力データは、 エンコーダ401により特定の符号に変換され、プリコ ーダ402へ入力される。プリコーダ402では、デー タの変調処理が行われる。磁気ディスク411に記録さ れるデータは、2進データであり、"0"または"1" の値をとる。R/Wアンプ410では、プリコーダ40 2の出力データが"1"のときハイレベル、"0"のと 40 きローレベルとなる信号を発生することにより、磁気デ ィスク411にデータを記録する。

【0028】再生信号は、磁気ディスク411から読み 出されてR/Wアンプ410で増幅され、高域雑音を除 去するアナログフィルタ403および所定時間ごとにア ナログ/ディジタル変換するA/D変換器404を通 り、波形等化器405において予め定めた応答波形とな るように等化される。なお、再生信号は、磁気ヘッドの 特性から磁気ディスク411上のデータに対して(1-D) 演算を行ったものが得られる。Dは、遅延演算子で による信号処理回路では、上記第1または第2の観点に 50 ある。ビタビ検出器406は、波形等化器405から出

力された再生信号 y(t)に対し、最尤推定を行う。ビタビ検出器 406の出力は、"1+D modulo 2"演算器 407で"1+D modulo 2"演算が施された後、デコーダ 408で元の入力データへと戻される。

9

【0029】次に、PR(1,0,-1) 伝送路に対応したビタビ検出器 406 を説明する。なお、本発明は、PR(1,0,-1) 伝送路以外にも適用可能である。【0030】図 2 に、PR(1,0,-1) 伝送路のトレリス線図を示す。PR(1,0,-1) 伝送路において最尤復号を行う場合、符号間干渉の組み合わせ(状態)は、 $S_0 \sim S_3 o$  4 状態となる。トレリス線図中の各枝は、時刻(t-1)における状態  $S_i(t-1)$  と時刻 t における状態  $S_i(t)$  が一意に定まり、この状態遷移から時刻 t において復号すべき元のデータである出力値も一意に定まることを表している。例えば、左から右に $S_0$ から $S_0$ に向かう枝は、時刻(t-1)における状態が $S_0$ であり且つ時刻 t の入力値が"0"であるときには、時刻 t の状態が $S_0$ となり、出力値(復号結果)が"0"となることを表している。

【0031】もし、再生信号に雑音がなければ、波形等化された信号 y(t) より、ユークリッド距離  $(y(t)-z(t))^2 = 0$  に従って目標値 z(t) (再生信号が本来表している入力値)を一意に定めることができる。しかし、実際には、雑音 n(t) が含まれるので、y(t) = z(t) + n(t) となる。そこで、ビタビ検出器 106 は、ユークリッド距離  $(y(t)-z(t))^2$  の和を最小にする目標値 z(t) の列を信号 y(t) の列が表しているものと推定する最尤復号を行う。

【0032】図3は、ビタビ検出器406のブロック図である。ビタビ検出器406は、ブランチメトリック計算回路601およびACS(Add-Compare-Select:加算比較選択)回路610~613から成るACS部620と、パスメモリ630~633および収束判定器660から成るパスメモリ部621とから構成される。前記ACS回路610~613と前記パスメモリ630~633は、各々の状態Sに対応して設けられる。

【0033】ブランチメトリック計算回路 601は、時刻 t において、ビタビ検出器 406に再生信号 y (t)が入力されると、トレリス線図上の各枝に対応したそれぞれの目標値 z (t)と再生信号 y (t)の値とのユークリッド距離を計算する。求めたユークリッド距離は、状態  $S_i$  に対応する A C S 回路 6 1 0  $\sim$  6 1 3 に送る。例えば、図 2 のトレリス線図で、状態  $S_0$  に向かう枝は 2 つあり、各々の目標値 z (t)は "0"と "1"である。この場合、再生信号 y (t)と目標値 z (t) = 0 とのユークリッド距離および再生信号 y (t)と目標値 z (t) = 1 とのユークリッド距離を各々求め、状態  $S_0$  に対応する A C S 回路 6 1 0 に送る。上記のような、状態  $S_j$  (t-1)から  $S_i$  (t)に向かう枝に対応する目標値 z (t)と再生信号 y (t)のユークリッド距離を、その枝の時刻 t のブランチメト

リックと呼び、Bji(t)と表すこととする。

【0034】ACS回路610,611,612,613は、現在の状態が $S_0$ , $S_1$ , $S_2$ , $S_3$ であることを前提として当該状態 $S_i$ に至る経路(パス)の中で最も確からしいパスの「確からしさ」を算出し管理する。この確からしさをパスメトリックと呼び、 $M_i$ (t)と記す。また、パスメモリ630,631,632,633は、現在の状態が $S_0$ , $S_1$ , $S_2$ , $S_3$ であることを前提として当該状態 $S_i$ に至るパスのうち最も確からしいパスに対のする出力値の列を記憶する。

10

【0035】ACS回路610は、時刻tの状態がSo であることを前提として時刻 tにSoに至る2つの枝の うち、どちらの枝がより確からしいかを推定する。すな わち、S<sub>0</sub>(t)に対してはS<sub>0</sub>(t-1)とS<sub>1</sub>(t-1)から向かう 2つの枝が存在するので、ブランチメトリック計算回路 601から時刻 t のB<sub>00</sub>(t)とB<sub>10</sub>(t)とがACS回路 6 10に送られる。これを受信したACS回路610は、 S<sub>0</sub>(t-1)からS<sub>0</sub>(t)に向かう枝として時刻(t-1)に算出 したパスメトリックMo(t-1)とブランチメトリックBoo (t)とを加算してパスメトリックを算出する。同様に、 S<sub>1</sub>(t-1)からS<sub>0</sub>(t)に向かう枝として時刻(t-1)に算出 したパスメトリックM1(t-1)とブランチメトリックB10 (t)とを加算してパスメトリックを算出する。そして、 このようにして求めたパスメトリックのうちで最小値を 持つパスを、最も確からしいパス(生き残りパス)とす る。そして、このパスについて求めたパスメトリックの 値を、時刻tの状態がSoであることを前提とした場合 の時刻 t における Soに至るパスメトリックMo(t)とす る。また、ACS回路610は、各状態において選ばれ 30 た生き残りパスの枝に対応する出力値を、パスメモリ6 30、631の最後段へそれぞれ出力する。この出力値 は、エンコーダ401の出力系列を返り値としてもよい し、プリコーダ402の出力系列を返り値としてもよ い。場合によっては、波形等化器405の出力を返り値 としてもよい。本実施形態では、プリコーダ402の出 力を返り値とするが、これに限るものではない。他のA CS回路611~613も同様である。

【0036】パスメモリ630は、シフトレジスタによって構成されており、ACS回路610から時刻(t-40 1)の状態の通知が送られてくると、その通知された時刻(t-1)の状態に対応するシフトレジスタの時刻(t-1)の内容に書きかえる。そして、シフトレジスタの内容を1ビットシフトし、最前段の1ビットを推定結果として出力すると共に、これによって空いたシフトレジスタの最後段に、ACS回路610から送られた出力値を格納する。この結果得られたシフトレジスタの内容が、時刻tにおけるシフトレジスタの内容となる。この動作を各時刻において実行することにより、パスメモリ630には、ACS回路610が推定した生き残りパスに対50応する出力値列が時系列順に格納されることになる。こ

こで、本発明では、シフトレジスタの書きかえが収束判 定器660によって制御される。すなわち、収束判定器 660は、パスレジスタ630~633の内容が収束し ていたかどうかを判定し、信号650~653をパスメ モリ630~633に送り、書きかえを行うか否かを制 御する。他のパスメモリ631~633も同様である。

【0037】図4は、パスメモリ部621の要部構成図 である。パスメモリ630~633は、それぞれ、前述 した生き残りパスに対応する出力値の列を格納するメイ ンレジスタと、前述した書きかえ処理においてメインレ ジスタを書きかえる内容を一時的に保持するサブレジス タと、そのサブレジスタに書き込む内容を選択すると共 に書き込みを行う(サブ)セレクタ兼書き込みコントロ ーラと、前記メインレジスタに書き込む内容を選択する と共に書き込みを行う (メイン) セレクタ兼書き込みコ ントローラとからなる。図4には、パスメモリ630の メインレジスタ (セルレジスタ700~706からな る) およびサブレジスタ(セルレジスタ720~726 からなる)と、パスメモリ631のメインレジスタ(セ ルレジスタ710~716からなる)と、パスメモリ6 30の (サブ) セレクタ兼書き込みコントローラ740 と、パスメモリ630の(メイン)書き込みコントロー ラ741とを示している。

【0038】パスメモリ630のメインレジスタの全セ ルレジスタ700~706から、収束判定器660に対 して、信号761が出力されている。また、パスメモリ 631のメインレジスタの全セルレジスタ710~71 6から、収束判定器660に対して、信号762が出力 されている。また、同様に、他のパスメモリ632,6 33ののメインレジスタの全セルレジスタから、収束判 30 定器660に対して、信号が出力されている。

【0039】収束判定器660は、メインレジスタの各 セルレジスタの値が収束しているか否かを示すための1 ビットをそれぞれ格納するCFレジスタ750~753 を持つシフトレジスタを有している。

【0040】次に、レジスタの書きかえ方について、状 態Soを例にとり説明する。ACS回路610から時刻 (t-1) の状態がパスメモリ630に通知されると、パ スメモリ630の (サブ) セレクタ兼書き込みコントロ ーラ740は、通知されたACS回路610からの情報 および収束判定器660のCFレジスタ750~753 の値に基づいて、パスメモリ630~633のメインレ ジスタのセルレジスタのいずれかを選択し、その内容を パスメモリ630のサブレジスタの対応するセルレジス タへ書き込む。次に、(メイン)書き込みコントローラ 741は、パスメモリ630のサブレジスタのセルレジ スタ720~726の内容を1ビットシフトし、収束判 定器660のCFレジスタ750~753の値に基づい て、パスメモリ630のサブレジスタのセルレジスタの いずれかを選択し、その内容をパスメモリ630のメイ 50 夕にメインレジスタの値が格納されると、CFは全て

ンレジスタの対応するセルレジスタに書き込む。次に、 全メインレジスタの内容を収束判定器660へ送る。収 東判定器660は、メインレジスタの各々のセルレジス タにおいて、あるセルレジスタとその一段後のセルレジ スタの値の組が全てのメインレジスタにおいて一致して いた場合は、当該セルレジスタについては生き残りパス が収束したものと判定し、その判定結果を1ビットの情 報として対応するCFレジスタに書き込む。収束してい る場合は例えば"0"を書き込み、収束していない場合 10 は例えば"1"を書き込む。

【0041】次に、図5、図6を参照して、上記書き込 み過程をさらに詳細に説明する。図5は、PR(1, 0, -1) 伝送路に対して最尤復号が行われた場合の、 各時刻における生き残りパスの選択過程の例を示したも のである。各枝にふられた値は、実際にパスメモリ63 0~633に格納される復号値である。太線で描かれて いる部分は、生き残りパスが既に収束した部分である。 【0042】図6は、図5に示した復号過程が発生した 場合のパスメモリ630~633内のレジスタの更新過 20 程を示したものである。状態Soに対応するサブレジス タをSub O、メインレジスタをMain O、収束判定器 6 6 0内のレジスタをCFと記す。また、Sub 0内の各セル

レジスタを、左からSub O-6, …, Sub O-0 と記し、こ の6, …, 0をセルレジスタ番号と呼ぶことにする。他 の全てのサブレジスタ、メインレジスタおよびCFにつ いても同様に表記する。また、各サブレジスタの先頭列 に [ ] で囲ってある値は、ACS<sub>i</sub>回路610~613 によって選択された前段における状態の番号を表してい る。

【0043】時刻(0):時刻(0)では、全てのサブレジ スタおよびメインレジスタの保持する値は不定とする。 これを、Sub 0-6, …, Sub 0-0 においては#06, …, # 00と記し、Sub 1-6, …, Sub 1-0 においては#16, …, #10と記し、Sub 2-6, …, Sub 2-0 においては#2 6, …, #20と記し、Sub 3-6, …, Sub 3-0 においては #36, …, #30と記す。なお、メインレジスタの保持する 値は、サブレジスタの保持する値と独立で構わないが、 ここでは同じ値 (不定値) が保持されているものとす る。CFは、すべて"1"にリセットする。これは、ど の段においても、レジスタの保持する値が収束していな いことを示す。

【0044】時刻(1):ACSが実行され、S<sub>0</sub>, S<sub>1</sub>に対してはSoから伸びる枝が選択され、S2、S3に対し てはS3から伸びる枝が選択される。CFは全て"1" (どの段においても生き残りパスは未収束)なので、Su b0にはMain0の保持する値がそのまま格納され、Sub1 にはMain Oの保持する値がそのまま格納され、Sub 2 に はMain3の保持する値がそのまま格納され、Sub3にはM ain3の保持する値がそのまま格納される。サブレジス

"1"なので、サブレジスタの保持する値を全て1ビットシフトし、メインレジスタに格納する。このとき、Sub0-0の保持する値が、ビタビ検出器 406の出力として、外へ出力される。Main0-6,Main1-6,Main2-6,Main3-6には、それぞれACS0610,ACS1611,ACS2612,ACS3613の出力が格納される。そして、(Main0-1,Main0-0)の値が、(Main2-1,Main2-0),(Main3-1,Main3-0)と不一致なので、Main\*-0(\*は0~3)で生き残りパスは収束していない判定される。ここで2時刻分のビット値の組で収束状態を判定しているのは、PR(1,0,一1)伝送路の状態が2ビットで定義されているためである。生き残りパスが収束していないと判定されたので、対応するCF0に"1"が書き込まれる。同様にして、CF1~CF6にも"1"が書き込まれる。

【0045】時刻(2): ACSが実行され、S<sub>0</sub>, S<sub>1</sub>に 対してはSoから伸びる枝が選択され、So, Soに対し てはS2から伸びる枝が選択される。CFは全て"1" なので、SubOにはMainOの保持する値がそのまま格納 され、Sub1にはMainOの保持する値がそのまま格納さ れ、Sub2にはMain1の保持する値がそのまま格納さ れ、Sub3にはMain1の保持する値がそのまま格納され る。サブレジスタにメインレジスタの値が格納される と、CFは全て"1"なので、サブレジスタの保持する 値を全て1ビットシフトして、メインレジスタに格納す る。このとき、Sub O-O の保持する値が、ビタビ検出器 406の出力として、外へ出力される。Main 0-6, Mai n1-6, Main2-6, Main3-6には、それぞれACSo 610, ACS<sub>1</sub>611, ACS<sub>2</sub>612, ACS<sub>3</sub>61 3の出力が格納される。そして、(Main O-1, Main O-O) の値が、 (Main 1-1, Main 1-0), (Main 2-1, Main 2-0), (Main 3-1, Main 3-0) と一致し ているので、Main\*-0 (\*は0~3) で生き残りパス は1本に収束していると判定される。生き残りパスが収 束していることが判定されたので、対応するCFOに "O"が書き込まれる。同様に、(MainO-2, MainO-1) の値が、 (Main 1-2, Main 1-1), (Main 2-2, Main 2-1), (Main 3-2, Main 3-1) と一致し ているので、Main\*-1 (\*は0~3) で生き残りパス は1本に収束していると判定され、対応するCF1に "0"が書き込まれる。同様にして、CF2, CF3に も "O" が書き込まれる。しかし、 (Main O-5, Main 0-4) の値は、 (Main 2-5, Main 2-4), (Main 3-5, Main 3-4) と不一致なので、Main \*-4 (\*は0~ 3) では生き残りパスは1本に収束していないと判定さ れ、対応するCF4に"1"が書き込まれる。同様にし て、CF5, CF6にも"1"が書き込まれる。

【0046】時刻(3): ACSが実行され、 $S_0$ ,  $S_1$ に対しては $S_0$ から伸びる枝が選択され、 $S_2$ ,  $S_3$ に対しては $S_3$ から伸びる枝が選択される。基本的には、Sub O

にはMain Oの保持する値を格納し、Sub 1にはMain Oの 保持する値を格納し、Sub 2 にはMain 3 の保持する値を 格納し、Sub3にはMain3の保持する値を格納するが、 CFレジスタで"O"となっている所がある点を考慮す る。すなわち、CFレジスタが"O"となっているセル レジスタ番号3~0のセルレジスタについては、まず、 Sub O のセルレジスタ番号3~0 のセルレジスタSub O-3, Sub O-2, Sub O-1, Sub O-0には、Main O-3, M ain 0-2, Main 0-1, Main 0-0 の内容が書き込まれる (後述するように、ACSの結果がMain Oの内容をSub 0に書き込むというものになっていなかったとしても同 じである)。これに対し、Sub1~Sub3のセルレジスタ 番号3~0のセルレジスタについては、Sub0のセルレ ジスタ番号3~0のセルレジスタSub0-3, Sub0-2, Sub 0-1, Sub 0-0 が収束結果を保持しているので、書 き込みを行なわない。つまり、それらセルレジスタ(黒 枠で囲った部分931、921)へのクロック入力を止 める。一方、CFレジスタが"1"となっているセルレ ジスタ番号6~4のセルレジスタについては、ACSの 20 結果に従って通常通りの書き込みを行う。すなわち、Su b0-6~Sub0-4およびSub1-6~Sub1-4にはMain0 -6~Main 0-4の内容が書き込まれ、Sub 2-6~Sub 2-4およびSub 3-6~Sub 3-4にはMain 3-6~Main 3-4 の内容が書き込まれる。

【0047】次に、サブレジスタの保持する値を1ビッ トシフトしてメインレジスタに格納するが、サブレジス タの一部のセルレジスタについて書き込みを止めた点を 考慮する。すなわち、Main O だけは、通常通り、Sub O の内容を1ビットシフトして書き込むが、Main1~Main 30 3については、Sub1~Sub3のセルレジスタ番号3~0 のセルレジスタへの書き込みを止めたので、対応するセ ルレジスタ番号2~0のセルレジスタには書き込みを行 なわず、それらセルレジスタ(黒枠で囲った部分93 2, 922) へのクロックの入力を止める。一方、Sub 1~Sub3のセルレジスタ番号6~4のセルレジスタへ の書き込みは止めていないので、それらに保持する値を 1ビットシフトして、対応するメインレジスタのセルレ . ジスタ番号5~3のセルレジスタに書き込みを行なう。 このとき、Sub 0-0 の保持する値が、ビタビ検出器 4 0 40 6の出力として、外へ出力される。

【0048】そして、前時刻において"0"となっていたCF3~CF1については、それを右側のCF2~CF0にシフト(935)する。次いで、CF3に対応する(Main0-4, Main0-3)の値は、(Main2-4, Main2-3), (Main3-4, Main3-3)と不一致なので、Main\*-3(\*Main\*-30)では生き残りパスは1本に収束していないと判定され、CF3に"1"が書き込まれる。同様にして、CF4~CF6にも"1"が書き込まれる。

【0049】時刻(4):ACSが実行され、S<sub>0</sub>, S<sub>1</sub>に

が書き込まれる。次いで、CF4に対応する(MainO-5, Main 0-4) の値は、(Main 2-5, Main 2-4), (Main 3-5, Main 3-4) と不一致なので、Main \*-4 (\*は0~3)では生き残りパスは1本に収束していな

いと判定され、CF4に"1"が書き込まれる。同様に して、CF5, CF6にも"1"が書き込まれる。

【0052】時刻(5), 時刻(6):基本的には、時刻 (3)(4)と同様の動作をする。CFの保持する値によ り、黒枠部分(951,961)の更新は行われない。 10 収束判定の結果、時刻(5)でも時刻(6)でも、CF6~ CF0は、"1110000"となる。

【0053】以上のような過程を踏みながらパスメモリ 630~633の保持する値を更新/非更新していくこ とにより、正しい結果を出力できる。そして、生き残り パスが収束しているパスメモリのセルレジスタの動作を 止めるので、消費電力の削減が可能になる。

【0054】図7は、磁気ディスク装置400の機械部 の構成図である。磁気ディスク装置400の機械部は、 データが書き込まれる磁気ディスク411と、磁気ディ 20 スク411を回転させるスピンドルモータ1201と、 磁気ディスク411からデータの読み出しを行うヘッド 1203と、そのヘッド1203を支えるアーム120 2と、前記ヘッド1203を移動させるためのボイスコ イルモータ1204と、前記ヘッド1203からの信号 を増幅するR/Wアンプ410とを具備して成る。

【0055】図8は、磁気ディスク装置400の電子回 路部の構成図である。磁気ディスク装置400の電子回 路部は、ホスト等の情報処理装置に接続するためのイン ターフェイス1220と、そのインターフェイス122 30 0の入出力を制御するインターフェイス制御回路121 0と、データの受け渡しおよびフォーマット等の制御を する磁気ディスク装置コントローラ1211と、マイク ロプロセッサ1212と、前記R/Wアンプ1206に 対する信号を処理する信号処理回路420と、前記スピ ンドルモータ1201を制御するためのスピンドル制御 回路1214と、ボイスコイルモータ制御回路1213 とを具備して成る。

【0056】-第2実施形態-

図9は、前記磁気ディスク装置400を用いた情報処理 システムの構成図である。この情報処理システム900 は、情報処理装置1300と、その情報処理装置130 0に接続された前記磁気ディスク装置400とからな る。前記情報処理装置1300は、内部バス1305に 接続されたCPU1301およびメモリ1302と、外 部バス1306に接続された周辺インターフェイス13 04と、前記内部バス1305と前記外部バス1306 とを接続するブリッジ1303とから構成される。そし て、前記情報処理装置1300は、周辺インターフェイ ス1304、磁気ディスク装置400内のインターフェ 50 イス1220を介して、磁気ディスク411のデータ1

対してはS2から伸びる枝が選択され、S2、S3に対し てはS3から伸びる枝が選択される。基本的には、Sub O にはMain2の保持する値を格納し、Sub1にはMain2の 保持する値を格納し、Sub 2 にはMain 3 の保持する値を 格納し、Sub3にはMain3の保持する値を格納するが、 CFレジスタで"O"となっている所がある点を考慮す る。すなわち、CFレジスタが"O"となっているセル レジスタ番号2~0のセルレジスタについては、まず、 Sub O のセルレジスタ番号 2 ~ O のセルレジスタSub O-2, Sub O-1, Sub O-0 には、Main O-2, Main O-1, Main O-Oの内容が書き込まれる(ACSの結果がMain 0の内容をSub 0に書き込むというものになっていなか ったとしても、MainOの内容をSubOに書き込む)。こ れに対し、Sub 1 ~Sub 3 のセルレジスタ番号 2 ~ 0 のセ ルレジスタについては、SubOのセルレジスタ番号2~ 0のセルレジスタSub 0-2, Sub 0-1, Sub 0-0 が収束 結果を保持しているので、それらセルレジスタ(黒枠で 囲った部分943、931の中のハッチングした部分9 41,933)への書き込みを行なわない、一方、CF レジスタが"1"となっているセルレジスタ番号6~3 のセルレジスタについては、ACSの結果に従って通常 通りの書き込みを行う。すなわち、Sub 0-6 ~Sub 0-3 およびSub 1-6~Sub 1-3にはMain 2-6~Main 2-3の 内容が書き込まれ、Sub 2-6~Sub 2-3 およびSub 3-6 ~Sub 3-3 にはMain 3-6 ~Main 3-3 の内容が書き込ま れる。

【0050】次に、サブレジスタの保持する値を1ビッ トシフトしてメインレジスタに格納するが、サブレジス タの一部のセルレジスタについて書き込みを止めた点を 考慮する。すなわち、Main O だけは、通常通り、Sub O の内容を1ビットシフトして書き込むが、Main1~Main 3については、Sub 1~Sub 3のセルレジスタ番号 2~0 のセルレジスタへの書き込みを止めたので、対応するセ ルレジスタ番号1~0のセルレジスタ (黒枠で囲った部 分944、932の中のハッチングした部分942、9 3 4) への書き込みを止める。一方、Sub 1 ~ Sub 3 のセ ルレジスタ番号6~3のセルレジスタへの書き込みは止 めていないので、それらに保持する値を1ビットシフト して、対応するメインレジスタのセルレジスタ番号5~ 2のセルレジスタに書き込みを行なう。このとき、Sub 0-0の保持する値が、ビタビ検出器406の出力とし て、外へ出力される。

【0051】そして、前時刻において"0"となってい たCF2~CF1については、それを右側のCF1~C FOにシフトする。次いで、CF2に対応する(MainO -3, Main 0-2) の値は、 (Main 1-3, Main 1-2), (Main 2-3, Main 2-2), (Main 3-3, Main 3-2)と一致するので、Main\*-2 (\*は0~3) では生き残 りパスは1本に収束していると判定され、CF2に "0" が書き込まれる。同様にして、CF3にも"0"

315の読み出し/書き込みを行うことが出来る。

17

【0057】-第3実施形態-

第1実施形態のビタビ検出器406では、特定の状態に対応したパスメモリ(630)の最後段の値(Sub0-0)の値を最尤復号の結果として出力した。この場合、生き残りパスがどのような場合でも収束できる程度に十分に長くパスメモリ長をとる必要がある。このことは、ハードウェアと消費電力の増大をもたらす。これに対して、MLセレクタと呼ばれるパスメモリセレクタをパスメモリに取り付け、これにより必要なパスメモリ長を減10らし、ハードウェアと消費電力を削減する方法がある。第3実施形態は、MLセレクタを装備したビタビ検出器に対して、本発明を適用した実施形態である。

【0058】図10に、MLセレクタを装備したビタビ検出器を示す。ビタビ検出器1000は、ブランチメトリック計算回路1001およびACS回路1010~1013から成るACS部1020と、パスメモリ1030~1033および収束判定器1060およびMLセレクタ1070から成るパスメモリ部1021とから構成される。前記ACS回路1010~1013と前記パス20メモリ1030~1033は、各々の状態Sに対応して設けられる。

【0059】前記ブランチメトリック計算回路100 1,ACS回路1010~1013,パスメモリ103 0~1033および収束判定器1060は、第1実施形 態で説明したブランチメトリック計算回路601,AC S回路610~613,パスメモリ630~633およ び収束判定器660と同様の構成である。

【0060】前記MLセレクタ1070には、全パスメモリ1030~1033の最後段の値1073と、CFの最後段の値1072と、全ACS回路1010~1013からのメトリック値とが、各時刻毎に送られる。

【0061】図11は、MLセレクタ1070の要部構成図である。このMLセレクタ1070は、比較器1100と、セレクタ1101とから成る。ある時刻において送られてきたCFの値が"1"(すなわち状態が未収束)であった場合にのみ、各ACS回路1010~1013から送られてきたメトリック値M0~M3を比較し、最小のメトリック値を有する状態に対応するパスメモリが保持する値を、最尤パスを通った場合の復号結果とする。そして、ここで選ばれた状態に対応するパスメモリの最後段の値を、ビタビ検出器の出力とする。なお、最後段のCFが"1"であった場合は、その状態に至る途中でパスメモリ1030~1033の一部が停止することはありえないので、MLセレクタ1070による最後段のパスメモリからの出力の選択が、停止しているパスメモリからの出力を選択してしまうことはない。

【0062】以上の第3実施形態では、最も確からしい セルレジスタ パスに対応するパスメモリの出力を選択して出力するの 740:パスメ で、第1実施形態におけるよりもパスメモリ長が短くて 50 みコントローラ

済み、ハードウェアと消費電力をより削減できる。

[0063]

(10)

【発明の効果】本発明のビタビ検出器、信号処理回路、 記録再生装置および情報処理システムによれば、復号結 果のビット誤り率を劣化させることなく、消費電力を削 減することができる。

【図面の簡単な説明】

【図1】第1実施形態に係る磁気ディスク装置の信号系統モデルを表すブロック図である。

10 【図2】PRチャネルに対する入出力関係およびそのトレリス線図である。

【図3】第1実施形態に係るビタビ検出器の構成を示す ブロック図である。

【図4】図3のビタビ検出器内のパスメモリ部の要部ブロック図である。

【図5】PRチャネルにおける生き残りパスの例を示すトレリス線図である。

【図6】第1実施形態に係るパスメモリの内容の変化を 示す説明図である。

20 【図7】第1実施形態に係る磁気ディスク装置の機械部 の構成図である。

【図8】第1実施形態に係る磁気ディスク装置の電子回路部の構成図である。

【図9】第2実施形態に係る情報処理システムの構成を 示すブロック図である。

【図10】第3実施形態に係るビタビ検出器の構成を示すブロック図である。

【図11】MLセレクタのブロック図である。

【図12】磁気ディスク装置の信号系統モデルを表すブ 30 ロック図である。

【図13】EPRチャネルに対する入出力関係およびそのトレリス線図である。

【図14】従来のビタビ検出器の一例の構成を示すブロック図である。

【符号の説明】

400:磁気ディスク装置

405:波形等化器

406,1000:ビタビ検出器

411:磁気ディスク

40 420:信号処理回路

601,1001:ブランチメトリック計算回路

610~613, 1010~1013:ACS回路

620, 1020:ACS回路部

621、1021:パスメモリ部

630~633, 1030~1033:パスメモリ

660,1060: 収束判定器

700~736:パスメモリ630のメインレジスタの セルレジスタ

740:パスメモリ630の(サブ)セレクタ兼書き込

741:パスメモリ630の (メイン) 書き込みコント

750~753:収束判定器660内のCFレジスタ

900:情報処理システム

921, 922, 931, 932:時刻(3)で書きかえ

られないレジスタ部分

933, 934, 941, 942: 時刻(4)で書きかえ

られないレジスタ部分

935:CFレジスタの保持する値のシフティングを示

す矢印

951, 952: 時刻(5)で書きかえられないレジスタ

部分

961, 962:時刻(6)で書きかえられないレジスタ

部分


1070:MLセレクタ

1100:比較器


1101:セレクタ

1300:情報処理装置

#### 【図1】




【図2】




チャネル入力値(ビタビ検出器出力値)/目標値を

図2




【図7】


【図8】



【図3】



【図5】



【図12】







図12






【図9】




<u>900</u> 情報処理システム 図9


## 【図11】




【図10】



【図13】



【図14】



#### フロントページの続き

(72)発明者 山川 秀之 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内

(72) 発明者 奈良 孝 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 井出 博史

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

F ターム(参考) 5B001 AA10 AB05 AC03 AD04 5D044 FG01 GL31 GL32

5J065 AA01 AB01 AC02 AD10 AE06

AF03 AG05 AH23